組み込み機器開発の効率化を図る、組み込みIPの一覧です。

組み込み用ASIC IP製品/IP一覧

各社開発しているカスタムASICに搭載可能なIPコアに利用可能、利用実績のある組み込み製品/IPリストです。

17 ページ中 1 ページ目(1~10 IP)

ベンダー公式

SoC ターンキー・ソリューション

ベリシリコン株式会社

・SoCの仕様策定、設計から試作・量産までトータルで請負設計します。 ・最適なファウンドリー、パッケージベンダー、テストハウスを選択、提案。 ・システムプロトタイプ、SoCプラットフォーム、ソフトウェアも提供。

  • MW
  • Drv
  • OS
  • FPGA
  • ASIC
  • HW M
  • 評ボ
  • 評環
  • 開環

ベンダー公式

Arm Cortex-A53MP ソフトウェア開発コース

株式会社DTSインサイト

このコースはArm Cortex-A53等、Armv8-Aをベースとしたプラットフォームでソフトウェアを開発するエンジニア向けに設計されています。
 コースは2つのユニットから構成されており、習熟度や習得したい内容にあわせて、自由に組み合わせて御受講頂けます。 UNIT1:Armv8-Aアーキテクチャの概要とキャッシュ/メモリアクセス Armv8-Aアーキテクチャの導入と例外モデル、ARMv8-Aメモリモデル、キャッシュ、バリアについて学習します。 UNIT2:コヒーレンシと同期化およびARMv8-A拡張機能とソフトウェア開発手法 同期化、キャッシュコヒーレンシ、Cortex-A53/A57開発に必要なブーティング処理や電源管理、ARMv8の仮想化やセキュリティ、GIC、デバッグについて学習します。

  • MW
  • Drv
  • OS
  • FPGA
  • ASIC
  • HW M
  • 評ボ
  • 評環
  • 開環

ベンダー公式

VIP (Vison Image Processing) - VIP series

ベリシリコン株式会社

Machine vision is becoming a critical need in many automotive, industrial, medical, security and even retail markets. VeriSilicon's Vision IP (VIP) solution is one of the first licensable vision engines to achieve OpenVX 1.0 conformance as a dedicated vision processing block. With Algorithm-Level Programmability? VIP allows for easy and rapid development of programmable applications approaching fixed function performance and efficiency. It is extremely fast and consumes less power. It is perfect for adaptable mass-market applications as well as for high-end solutions in automotive ADAS systems that require object identification, pattern recognition and similar vision related features.

  • MW
  • Drv
  • OS
  • FPGA
  • ASIC
  • HW M
  • 評ボ
  • 評環
  • 開環

ベンダー公式

Arm Cortex-A9 ソフトウェア開発実践講座

株式会社DTSインサイト

本コースは、Arm純正統合開発環境「DS-5」を使用して、Arm Cortex-A9向けの組込みプログラムを作成する際のポイントを、講義とサンプルプログラムによる実機実習を通して習得します。Arm Cortex-A9が搭載された評価ボードもプレゼントします♪ 講座内容:  ① ARM アーキテクチャイントロダクション  ② Arm コンパイラの使用方法の基礎  ③ パフォーマンス監視ユニットの使用方法  ④ Cortex-A9 マイクロプロセッサ起動プロセス  ⑤ システム起動処理演習と DS-5 の使い方(1)  ⑥ バリアについて  ⑦ ARM-v7A のキャッシュと分岐予測  ⑧ システム起動処理演習と DS-5 の使い方(2)  ⑨ メモリマネジメント  ⑩ MMU の設定演習  ⑪ 例外処理 ARM アーキテクチャ v6/v7  ⑫ 汎用割り込みコントローラプログラミング ⑬ 割り込み処理演習

  • MW
  • Drv
  • OS
  • FPGA
  • ASIC
  • HW M
  • 評ボ
  • 評環
  • 開環

ベンダー公式

DSP (Digital Signal Processor) - ZSP series

ベリシリコン株式会社

Digital Signal Processors (DSPs) are specialized processors optimized for signal processing computations and data flow. VeriSilicon’s ZSP Digital Signal Processor cores strike the perfect balance between performance, power consumption and cost for a wide range of applications including Audio, Voice and Wireless. There are multiple ZSP cores available to match the different PPA and system requirements of different applications. ZSP cores are also compatible with each other, enabling customers to easily evolve as the application demands change.

  • MW
  • Drv
  • OS
  • FPGA
  • ASIC
  • HW M
  • 評ボ
  • 評環
  • 開環

ベリシリコンは最新の SiP (システム・イン・パッケージ)のアセンブリ技術、テスト手法、を提供することができ、SiPのEcoシステムを実現することができます。より小さなフォームファクタ、他社より秀でた性能や低消費電力を実現し、市場実現性を早め、お客様のシステムを他社より大幅に差別化するものとなります。

  • MW
  • Drv
  • OS
  • FPGA
  • ASIC
  • HW M
  • 評ボ
  • 評環
  • 開環

ベンダー公式

GPU (Graphics Processing Unit) - GC series

ベリシリコン株式会社

Our impressive range of scalable, licensable VeriSilicon (Vivante) GPU cores addresses the rapidly advancing expectations of the semiconductor marketplace from small form-factor IoT type MCUs with low power consumption to powerful SoCs perfect for automotive and high end multimedia applications. Vivante GPUs are designed to fit any die size and power budget and are among the most cost effective solutions available anywhere.

  • MW
  • Drv
  • OS
  • FPGA
  • ASIC
  • HW M
  • 評ボ
  • 評環
  • 開環

ベンダー公式

VPU (Video Processor Unit) - Hantro series

ベリシリコン株式会社

Hantro Video IP is a family of video decoder and encoder semiconductor IP cores that has been deployed in more than one billion chips in the aggregate worldwide. Hantro Video IP is used by more than 90 semiconductor companies, including multiple tier-1 companies in different market segments such as smartphones, feature phones, digital still cameras, tablets, digital TV, set-top boxes, surveillance cameras, video cameras and automotive infortainment. Hantro Video IP provides semiconductor manufacturers a lowest risk solution for integrating high performance, low latency and ultra low power video capability into their chips.

  • MW
  • Drv
  • OS
  • FPGA
  • ASIC
  • HW M
  • 評ボ
  • 評環
  • 開環

ベンダー公式

I3C Autonomous Slave

株式会社シルバコ・ジャパン

The I3C Autonomous Slave controller is intended for simple, data acquisition types of applications where a microprocessor is not needed to process the data. Instead, data is exchanged via a simple set of register interfaces to the application and the controller autonomously manages all of the communication to an upstream I3C Master.

  • MW
  • Drv
  • OS
  • FPGA
  • ASIC
  • HW M
  • 評ボ
  • 評環
  • 開環

The Alma Technologies JPEG-E-X core is a standalone and high-performance 8-bit Baseline and 10/12-bit Extended JPEG encoder for still image and video compression applications. Full compliance with the Baseline and the Extended Sequential DCT modes of the ISO/IEC 10918-1 JPEG standard makes the JPEG-E-X core ideal for interoperable systems and devices. The produced JPEG streams can also conform to the Digital Imaging and Communications in Medicine (DICOM) requirements. In addition to generating standalone Baseline or Extended JPEG streams, the encoder can also produce the (de-facto) standard video payload of many motion JPEG container formats. Furthermore, the bandwidth constrained applications can benefit from the optionally included constant bitrate video rate control block. The core is designed with simple, fully flow-controllable and FIFO-like, streaming input and output interfaces. Being carefully designed, rigorously verified and silicon-proven, the JPEG-E-X is a reliable and easy-to-use and integrate IP.

  • MW
  • Drv
  • OS
  • FPGA
  • ASIC
  • HW M
  • 評ボ
  • 評環
  • 開環
用途:
画像処理

カテゴリをもっと見る

貴方の知っている製品/IPの
組合せ実績を教えて下さい
閉じる