組み込み機器開発の効率化を図る、組み込みIPの一覧です。

組み込み用ASIC IP製品/IP一覧

各社開発しているカスタムASICに搭載可能なIPコアに利用可能、利用実績のある組み込み製品/IPリストです。

19 ページ中 1 ページ目(1~10 IP)

ベンダー公式

SoC ターンキー・ソリューション

ベリシリコン株式会社

・SoCの仕様策定、設計から試作・量産までトータルで請負設計します。 ・最適なファウンドリー、パッケージベンダー、テストハウスを選択、提案。 ・システムプロトタイプ、SoCプラットフォーム、ソフトウェアも提供。

  • MW
  • Drv
  • OS
  • FPGA
  • ASIC
  • HW M
  • 評ボ
  • 評環
  • 開環

ベンダー公式

Arm Cortex-A9 ソフトウェア開発実践講座

株式会社DTSインサイト

本コースは、Arm純正統合開発環境「DS-5」を使用して、Arm Cortex-A9向けの組込みプログラムを作成する際のポイントを、講義とサンプルプログラムによる実機実習を通して習得します。Arm Cortex-A9が搭載された評価ボードもプレゼントします♪ 講座内容:  ① ARM アーキテクチャイントロダクション  ② Arm コンパイラの使用方法の基礎  ③ パフォーマンス監視ユニットの使用方法  ④ Cortex-A9 マイクロプロセッサ起動プロセス  ⑤ システム起動処理演習と DS-5 の使い方(1)  ⑥ バリアについて  ⑦ ARM-v7A のキャッシュと分岐予測  ⑧ システム起動処理演習と DS-5 の使い方(2)  ⑨ メモリマネジメント  ⑩ MMU の設定演習  ⑪ 例外処理 ARM アーキテクチャ v6/v7  ⑫ 汎用割り込みコントローラプログラミング ⑬ 割り込み処理演習

  • MW
  • Drv
  • OS
  • FPGA
  • ASIC
  • HW M
  • 評ボ
  • 評環
  • 開環

ベンダー公式

Arm Cortex-A53MP ソフトウェア開発コース

株式会社DTSインサイト

このコースはArm Cortex-A53等、Armv8-Aをベースとしたプラットフォームでソフトウェアを開発するエンジニア向けに設計されています。
 コースは2つのユニットから構成されており、習熟度や習得したい内容にあわせて、自由に組み合わせて御受講頂けます。 UNIT1:Armv8-Aアーキテクチャの概要とキャッシュ/メモリアクセス Armv8-Aアーキテクチャの導入と例外モデル、ARMv8-Aメモリモデル、キャッシュ、バリアについて学習します。 UNIT2:コヒーレンシと同期化およびARMv8-A拡張機能とソフトウェア開発手法 同期化、キャッシュコヒーレンシ、Cortex-A53/A57開発に必要なブーティング処理や電源管理、ARMv8の仮想化やセキュリティ、GIC、デバッグについて学習します。

  • MW
  • Drv
  • OS
  • FPGA
  • ASIC
  • HW M
  • 評ボ
  • 評環
  • 開環

ベンダー公式

VIP (Vison Image Processing) - VIP series

ベリシリコン株式会社

Machine vision is becoming a critical need in many automotive, industrial, medical, security and even retail markets. VeriSilicon's Vision IP (VIP) solution is one of the first licensable vision engines to achieve OpenVX 1.0 conformance as a dedicated vision processing block. With Algorithm-Level Programmability? VIP allows for easy and rapid development of programmable applications approaching fixed function performance and efficiency. It is extremely fast and consumes less power. It is perfect for adaptable mass-market applications as well as for high-end solutions in automotive ADAS systems that require object identification, pattern recognition and similar vision related features.

  • MW
  • Drv
  • OS
  • FPGA
  • ASIC
  • HW M
  • 評ボ
  • 評環
  • 開環

ベンダー公式

GPU (Graphics Processing Unit) - GC series

ベリシリコン株式会社

Our impressive range of scalable, licensable VeriSilicon (Vivante) GPU cores addresses the rapidly advancing expectations of the semiconductor marketplace from small form-factor IoT type MCUs with low power consumption to powerful SoCs perfect for automotive and high end multimedia applications. Vivante GPUs are designed to fit any die size and power budget and are among the most cost effective solutions available anywhere.

  • MW
  • Drv
  • OS
  • FPGA
  • ASIC
  • HW M
  • 評ボ
  • 評環
  • 開環

ベンダー公式

DSP (Digital Signal Processor) - ZSP series

ベリシリコン株式会社

Digital Signal Processors (DSPs) are specialized processors optimized for signal processing computations and data flow. VeriSilicon’s ZSP Digital Signal Processor cores strike the perfect balance between performance, power consumption and cost for a wide range of applications including Audio, Voice and Wireless. There are multiple ZSP cores available to match the different PPA and system requirements of different applications. ZSP cores are also compatible with each other, enabling customers to easily evolve as the application demands change.

  • MW
  • Drv
  • OS
  • FPGA
  • ASIC
  • HW M
  • 評ボ
  • 評環
  • 開環

ベンダー公式

I3C Autonomous Slave

株式会社シルバコ・ジャパン

The I3C Autonomous Slave controller is intended for simple, data acquisition types of applications where a microprocessor is not needed to process the data. Instead, data is exchanged via a simple set of register interfaces to the application and the controller autonomously manages all of the communication to an upstream I3C Master.

  • MW
  • Drv
  • OS
  • FPGA
  • ASIC
  • HW M
  • 評ボ
  • 評環
  • 開環

ベンダー公式

AHB Low Power Subsystem

株式会社シルバコ・ジャパン

The AHB Low Power Subsystem is an AMBA® based system that is useful as the basic digital infrastructure for building low power SOCs. The subsystem contains a flexible Power Management Unit that controls the power sequence of the CPU as well as the APB peripherals. The PMU can easily be extended to control additional cores, peripherals and even mixed signal subsystems on the same SOC.

  • MW
  • Drv
  • OS
  • FPGA
  • ASIC
  • HW M
  • 評ボ
  • 評環
  • 開環

ベンダー公式

I3C Sensor Subsystem

株式会社シルバコ・ジャパン

The I3C Sensor Subsystem is an AMBA® based system that is useful in building low power SOCs needing sensor interfaces through I3C. The subsystem includes the I3C Dual Role Master controller which meets the MIPI I3C standard

  • MW
  • Drv
  • OS
  • FPGA
  • ASIC
  • HW M
  • 評ボ
  • 評環
  • 開環

ベンダー公式

CS9110 AVC/H.264 Video Encoder

Amphion Semiconductor

Multi-Stream Capable Video Encoder Mature, multi-format, multi - stream video encoder Silicon proven in multiple STB and DTV chipsets Combined hardware/firmware solution All encode functions carried out by Windsor hardware engine

  • MW
  • Drv
  • OS
  • FPGA
  • ASIC
  • HW M
  • 評ボ
  • 評環
  • 開環

貴方の知っている製品/IPの
組合せ実績を教えて下さい
閉じる